3D-Chip Scale Packaging

Ein Chip Scale Package (CSP) ist ein Chipgehäuse von integrierten Schaltungen, bei dem das Gehäuse maximal 20 % mehr Fläche als der Chip besitzt. 3D-CSP ermöglicht es, mehrere integrierte Schaltungen und weitere Mikrokomponenten auf kleinstem Raum mittels zusätzlicher Off-Chip Metallisierungsebenen zusammenzuschalten.

Bei 3D-CSP können die einzelnen Bauteile nicht nur nebeneinander, sondern auch übereinander angeordnet werden. Bei den bisherigen Technologien finden sich die Kontaktflächen fast immer am Rand des Chips. Die Größe ist minimal 60 µm x 60 µm. Mit 3D-CSP können kleinere On-Chip Verbindungsflächen (ca. 20 µm x 20 µm) verwendet und beliebig auf dem Chip angeordnet werden.

Dies führt zu einer Reduzierung der Chipfläche, kürzeren Leitungslängen und zu einer geringeren kapazitiven Belastung der Schaltungen. Dadurch wird die gegenseitige Beeinflussung parallel verlaufender Leitungen verringert.